Questões de concursos sobre "Eletrônica Digital" | Engenharia Eletrônica - página 15

A figura acima apresenta um circuito lógico. Seu correspondente simplificado e transposto em linguagem Ladder é

Considere o circuito abaixo, no qual as entradas CLR dos FLIP-FLOPS são acionados com nível lógico 1 e a mudança de estados dos FLI-FLOPS ocorrem na transição de descida do clock.



Com base nesses dados, este circuito implementa um

O diagrama de tempos abaixo mostra o clock e a variação da entrada de um FLIP-FLOP tipo T mestre-escravo, acionado na transição de descida do clock.



Em relação à saída Q não invertida do FLIP-FLOP, analise as afirmações a seguir.

I - A saída acompanhará o nível lógico da entrada T. 

II - Se Q=0 no instante inicial, então Q=1 entre 2 e 4 segundos. 

III - Se Q=0 no instante inicial, então Q=0 acima de 9 segundos. 

IV - Se Q=1 no instante inicial, então Q=0 acima de 6 segundos.

Está correto APENAS o que se afirma em

 
A expressão booleana que corresponde ao circuito acima é

A expressão booleana mais simples corresponde à expressão , é

A figura acima ilustra um componente eletrônico que se- leciona uma dentre as quatro entradas (A, B, C e D) a ser exibida na saída (Z), de acordo com o número binário de controle apresentado nas entradas S0 e S1 . Que componente é esse?

Os circuitos digitais I e II da figura acima apresentam portas lógicas básicas que são representadas por diagramas lógicos correspondentes. O dimensionamento do resistor R permite o funcionamento adequado de cada um desses circuitos lógicos. Todos os componentes dos circuitos são ideais. Quando se usa lógica positiva, os valores correspondentes de tensão para representar “1” lógico e “0” lógico são mostrados na tabela a seguir.
“1” lógico +5 V
“0” lógico 0 V
A porta lógica que representa, respectivamente, cada um dos circuitos é