Questões de concursos sobre "Arquitetura de processadores: RISC - CISC - WISC e Microprocessadores." | Arquitetura de Computadores - página 1

Operações register-register

Modos de endereçamentos simples

Uma instrução por ciclo

Instruções de tamanho variável

No mínimo, uma instrução de máquina por ciclo de máquina; Privilégio das operações de registrador para cache; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

Uma instrução de máquina por ciclo de máquina; Maioria das operações é de registrador para registrador; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

Uma instrução de máquina por ciclo de máquina; Maioria de operações de registrador para registrador; Implementação apenas dos modos de endereçamento absoluto e relativo; Formatos de instruções simples com instrução de tamanho variável.

No máximo, duas instruções por ciclo de máquina; Maioria das operações privilegia movimentações de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.

No mínimo, uma instrução por ciclo de máquina; Operações privilegiadas de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instrução de tamanho variável.

somente a I e II

somente a II e III

somente a III e IV

somente a I e III

somente a II e IV

Arquitetura Von Neumann.

Arquitetura RISC.

Arquitetura Harvard.

Arquitetura CISC.

Arquitetura IA.

V - V - V

V - V - F

V - F - V

F - V - V

F - F - F

façam em uma instrução o que os processadores CISC fazem em muitas.

possuam instruções simples, executadas em um único ciclo

realizem instruções mais longas, porém mais ricas em semântica.

reduzam o número de instruções de máquina para executar um programa compilado.

sejam construídos em torno de um núcleo CISC.

RISC.

CISC.

CISC-II, por se tratar de uma evolução da arquitetura CISC.

nem RISC e nem CISC.

RISC e CISC, por apresentar características das duas arquiteturas.

I, III e IV.

I, II e III.

II e IV.

I e IV.

II e III.

a cada geração, os chips com arquitetura RISC têm disponíveis um maior e mais vantajoso conjunto de instruções, possibilitando a redução no tamanho dos códigos, recorrendo menos à memória para guardar instruções.

seu objetivo primário é completar uma tarefa com o menor número de linhas de programação possível, tendo assim os códigos mais compactos.

em ênfase no software, mantendo o hardware simples. Cada instrução tem tamanho uniforme e é efetuada em um ciclo de clock. Pode usar o método pipeline, que permite execução simultânea de instruções

reduz o trabalho do compilador em converter uma declaração em linguagem de alto nível para código Assembly

tem um conjunto limitado de instrução e seus códigos são mais longos, usando mais ciclos por instrução

A unidade de medida mais eficiente e mais utilizada para a comparação dos processados de ambas as arquiteturas é o MIPS (milhões de instruções por segundo)

As máquinas RISC executam instruções com maior rapidez do que as máquinas CISC, já que o faz por meio de subprogramas e não por meio da execução direta pelo hardware.

Diversamente do que ocorre na arquitetura RISC, na CISC as chamadas de funções ocorrem basicamente no processador, empregando-se um número menor de registradores, o que contribui para um aumento no desempenho total do processador.

Na arquitetura CISC, não se permite a utilização de muitos modos de endereçamento para realizar uma instrução que retorne o resultado da divisão de A por B.

O pipelining, execução de várias instruções simultaneamente no processador, é utilizado tanto em máquinas RISC quanto CISC.